吉林大学北国之春BBS
标题: 澜起科技校园招聘简章 [打印本页]
作者: 江海志 时间: 2019-9-18 11:17
标题: 澜起科技校园招聘简章
一、 澜起简介：
作为业界领先的集成电路设计公司之一，澜起科技致力于为云计算和人工智能领域提供高性能芯片解决方案。公司在内存接口芯片市场深耕十余年，先后推出了DDR2、DDR3、DDR4系列高速、大容量内存缓冲解决方案，以满足云计算数据中心对数据速率和容量日益增长的需求。澜起科技发明的DDR4全缓冲“1+9”架构被JEDEC采纳为国际标准，其相关产品已成功进入全球主流内存、服务器和云计算领域，占据国际市场的主要份额。
2016年以来，澜起科技与清华大学、英特尔鼎力合作，研发出津逮®系列CPU。基于津逮®CPU及澜起科技的安全内存模组而搭建的津逮®服务器平台，实现了芯片级实时安全监控功能，为云计算数据中心提供更为安全、可靠的运算平台。此平台还融合了先进的异构计算与互联技术，可为大数据及人工智能时代的各种应用提供强大的综合数据处理及计算力支撑。
澜起科技成立于2004年，总部设在上海并在昆山、澳门、美国硅谷和韩国首尔设有分支机构。
2019年7月22日澜起科技成功在上交所科创板上市，股票代码：688008，成为首批科创板上市企业中市值最高的集成电路企业。
二、 招聘岗位：
工作地点：昆山开发区夏东街628号
职位 | | |
| | |
| | |
| | |
| | 微电子、集成电路设计、电子相关、计算机、软件、数学相关专业 |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
| | |
|
Analog Design Engineer 模拟设计工程师
负责芯片模拟电路设计相关工作
-Design, evaluate and verify analog/mixed circuits；
-Work closely with layout engineer for layout implementation；
Digital Design Engineer 数字设计工程师
负责芯片数字设计相关工作
-Write RTL coding for block or top level；
-Do IP level synthesis / timing analysis / formality check / CDC check /Code coverage check；
Design Verification Engineer 设计验证工程师
负责芯片数字验证相关工作
-Create verification plans with designers;
-Develop DV architecture and verification environment;
-Verification execution and sign-off;
Algorithm Engineer 算法工程师
负责芯片算法相关工作
-RD on algorithms related to deep learning;
-Support RTL implementation
Test Engineer（Platform/IC）测试工程师
负责芯片级/系统级功能验证和性能测试相关工作
-Work on board level chip/system function verification and performance test.
-Develop and merge the auto-test for chip test interface in server/bench.
-Analyze bug of our product and failure of customer return.
Hardware Engineer 硬件工程师
负责硬件设计相关工作
- Schematic design; |
- PCB board debugging; - High speed signal simulation and test; |
- chip’s validation and test work; |
Software Engineer 软件工程师
负责驱动、测试工具软件开发相关工作
-Linux driver development
- Software application for chip
-Toolkit development for chip/system test/validation.
Test Development Engineer 测试开发工程师（ATE）
负责ATE测试相关工作
- Develop ATE test hardware + software to support IC design and production;
Product Engineer 产品工程师
负责量产良率管理、可靠性测试相关工作
-Support product qualification (Characterization/Correlation/ESD/LU/LifeTest/CornerLot, etc) and maintain /enhance test yield and quality of devices in final test(FT) as well as wafer sort(CP);
Packaging Engineer 封装工程师
负责芯片封装设计相关工作
-Package design feasibility study to provide the more competitive package solution; Co-work with R&D team to optimize and generate the Bump map and Ball map.
-Responsible for completing package designs; review the design files with subcon and substrate vendor; generate the package simulation model.
Foundry Process Engineer 晶圆工艺工程师
与晶圆厂及内部团队合作，处理产品良率与可靠性相关问题，并实施持续改善计划
-Work with both fab and internal teams to handle product yield& reliability issues and strive for continuous improvement.
-Support design enables in product development phase, including problem solving for circuitry simulation, device operation, reliability assurance, layout, tape out, etc.
-Track emerging technologies, like MRAM/RRAM, for AI and big data applications.
Failure Analysis Engineer 失效分析工程师
负责失效产品的电性分析、失效测试相关工作
-Electrical level analysis on failed device, using the equipments/test bench available in lab, or setup necessary test bench by yourself to do the test on specific circuit block.
-Co-work with physical FA engineer and 3rd party FA lab, using related physical FA method to do the destructive FA on failed device, and find the physical defect/damage point on the device.
三、 宣讲会行程：
华东地区
9.16上海市上海交通大学
9.17南京市南京邮电大学
9.18南京市东南大学
9.19南京市 南京大学
10.9上海市复旦大学
西南地区
9.16成都市 四川大学
9.17成都市 电子科技大学
西北地区
9.19西安市 西安电子科技大学
9.20西安市 西安交通大学
华中地区
9.24武汉市 华中科技大学
9.25武汉市 武汉大学
东北地区
9.24长春市 吉林大学
9.26沈阳市 东北大学
具体安排请扫描下方二维码，点击招聘流程→宣讲行程获悉。
四、 应聘方式：
2、Email投递:hr@montage-tech.com(邮件标题请注明：学校+学历+姓名+职位)
3、扫码投递：
感谢您的关注！欢迎参加现场宣讲会，宣讲会现场可直接投递简历、进行笔试哦！
更有精美礼品相赠哦！
| 欢迎光临 吉林大学北国之春BBS (http://jluol.com/) |
Powered by Discuz! X3.4 |